Logo do repositório
  • Português do Brasil
  • English
  • Español
  • Français
  • Entrar
    Novo usuário? Clique aqui para cadastrar. Esqueceu sua senha?
Logo do repositório
  • Tudo na BDM
  • Documentos
  • Contato
  • Português do Brasil
  • English
  • Español
  • Français
  • Entrar
    Novo usuário? Clique aqui para cadastrar. Esqueceu sua senha?
  1. Início
  2. Pesquisar por Autor

Navegando por Autor "NASCIMENTO JUNIOR, Francisco Carrera"

Filtrar resultados informando as primeiras letras
Agora exibindo 1 - 1 de 1
Resultados por página
Opções de Ordenação
  • Carregando...
    Imagem de Miniatura
    Trabalho de Curso - Graduação - MonografiaAcesso aberto (Open Access)
    Desenvolvimento de hadware reconfigurável utilizando o processador intel/altera Nios II softcore para execução do algoritmo de detecção de face de Viola-Jones
    (2018) NASCIMENTO JUNIOR, Francisco Carrera; MONTEIRO, Dionne Cavalcante; http://lattes.cnpq.br/4423219093583221
    A utilização de mecanismos computacionais, mais precisamente os que abordam os conceitos de visão computacional, são de grande relevância sendo vastamente aplicados em áreas como identificação biométrica, detecção e reconhecimento de objetos. Alguns trabalhos mostram estas aplicações como na identificação de faces (CHE; CHANG, 2010) e olhos (MANNAY; ABID, 2015). Para o processamento das imagens, são necessários dispositivos que possuem alto poder computacional, sendo assim o desenvolvimento de sistemas embarcados utilizando o paradigma de computação reconfigurável (RC - Reconfigurable Computing), como o FPGA (Field Programmable Gate Array), mostra-se promissor neste contexto. Diferentemente de outras abordagens como os ASICs (Application Specific Integrated Circuits) onde se desenvolve um hardware que posteriormente não pode ser reprogramado, os FPGAs fornecem a flexibilidade no desenvolvimento de funcionalidades específicas. Portanto, quando se necessita de futuras atualizações em projetos e adequações às novas tecnologias, oferece ao desenvolvedor a opção de sintetizar uma nova descrição de hardware (HDL - Hardware Description Language). Diante das vantagens oferecidas pelos FPGAs, foi adotado o mesmo com objetivo de realizar o processo de detecção facial, e optou-se pela utilização de um processador customizável softcore Nios II da Intel/Altera, memória SDRAM (Synchronous Dynamic Random Access Memory) e outros componentes necessários para o funcionamento do sistema, que serão responsáveis por armazenar e executar o algoritmo responsável pela referida detecção. É utilizado o algoritmo proposto por (VIOLA; JONES, 2001), desenvolvido em C/C++, para realizar o processamento da imagem e indicar a presença ou não de uma ou mais faces. Após o desenvolvimento do sistema e integração do algoritmo, foram realizadas execuções com a leitura de imagens previamente armazenadas no computador e transmitidas ao FPGA e também a captura proveniente da câmera Terasic TRDB-D5M. Foi observado o comportamento das detecções de face em diversas imagens com características como rosto na posição normal, inclinada, com e sem a utilização de óculos, diferentes formatos de rosto e cabelo. Obteve-se êxito das execuções nos cenários apresentados, bem como a detecção e demarcação da localização das faces.
Logo do RepositórioLogo do Repositório
Nossas Redes:

DSpace software copyright © 2002-2025 LYRASIS

  • Configurações de Cookies
  • Política de Privacidade
  • Termos de Uso
  • Enviar uma Sugestão
Brasão UFPA